本 Skill 设计用于本地智能代理或 CLI（例如 Claude Code 本地实例），因为它需要直接访问仓库中文档与可选脚本以返回基于来源的建议和代码片段。在受限沙箱或远端托管环境中，某些功能可能不可用。 可选：在 scripts/ 中添加导入脚本（例如 add_ref.py）方便把外部 ...

芯片开发周期过长已经是阻碍半导体数字设计快速发展的重要瓶颈。 Verilog HDL能实现完整的数字电路开发，但是其代码密度低，许多团队为了加速开发还必须配合团队约定的coding style自行开发 的Python/Perl等脚本来自动生成代码，然而这种方式的可移植性存在问题。