目前最先进的112Gbps LR SerDes PHY要求最大限度地减少ADC位数，从而通过减少比较器的数量和最小化DSP中的位数来为整个系统提供最小的芯片面积和功耗开销。在这项设计工程中，CTLE的价值在于降低了所需的ADC分辨率。在CTLE电路和闪存ADC尺寸与数量之间寻找平衡点 ...

在CTLE电路和闪存ADC尺寸与数量之间寻找平衡点，对最小化ADC位数以实现最小系统面积和功耗开销起着关键作用。 目前最先进的112每秒千兆位（Gbps）长距离（LR）SerDes PHY的设计要求最小化模数转换器（ADC）位数，以使整个系统面积最小和功耗最低。为此，我们 ...

CTLE是连续时间线性均衡，是在接收端芯片上的一种技术。它的作用可以在传输损耗较大的链路，有效的改善接收端眼图的性能。 CTLE是什么？上篇文章也提到了，直白的翻译为连续时间线性均衡。它是在接收端芯片上的一种技术。之前也提到了，它的作用可以 ...